电子与嵌入式系统设计丛书 通信IC设计 下
出版时间：2016年版
内容简介
本书是一本难得的通信IC前端设计著作，准确给出了Verilog的各种学习方法和思路，能够为初学者带来很多实际的工程经验和学习理论。通过手把手剖析多个通信IC设计例子，以渐进明晰、层次递进的方法，引导读者完成从抽象原理、基本实现、工程原理样机到产品化与商业化的思维转变。此外，为拓宽读者的视角，本书还引入系统工程和项目管理的概念，帮助读者走上从学习者、研究者转换为IC设计专家之路。目录
序言一序言二前 言第1章 集成电路设计与HDL / 11.1 集成电路设计基础 / 11.1.1 集成电路的概念 / 11.1.2 IC设计的本质 / 51.1.3 IC设计流程 / 91.2 Verilog HDL快速入门 / 161.2.1 Verilog HDL简介 / 161.2.2 Verilog的表达能力 / 171.2.3 第一个Verilog程序：通用加法器 / 181.2.4 第二个Verilog程序：多路选择器与运算操作 / 201.2.5 第三个Verilog程序：D触发器和多路延迟 / 271.2.6 第四个Verilog程序：function与时序电路组合 / 341.2.7 第五个Verilog程序：有限状态机 / 471.2.8 第六个Verilog程序：写testbench / 641.2.9 第七个Verilog程序：SPI总线 / 851.2.10 第八个Verilog程序：异步UART / 921.2.11 一些有用的Verilog程序 / 991.2.12 Verilog不同版本的差异 / 1081.2.13 Verilog语法小结 / 1081.3 复杂逻辑模块的设计 / 1101.3.1 结构化的设计 / 1101.3.2 数据流的设计 / 1141.3.3 控制流的设计 / 1321.3.4 重要接口部件的设计 / 1351.4 数的表示与基本运算 / 1441.4.1 数的表示方法 / 1451.4.2 定点数的计算规则 / 1491.4.3 定点计算举例 / 1491.4.4 定点数的移位规则 / 1521.5 Verilog HDL编程规范 / 1551.5.1 文档规范 / 1561.5.2 编程规范 / 1561.5.3 文件头定义格式 / 1561.5.4 格式规则 / 1571.5.5 命名规则 / 1571.5.6 整体编码规则 / 1581.5.7 全局信号编码规则 / 1661.5.8 模块编码规则 / 1661.5.9 可综合性设计 / 1671.5.10 可重用设计 / 1681.5.11 编程规范小结 / 1681.6 HDL电路设计技巧 / 1681.6.1 芯片设计的核心目标 / 1681.6.2 如何提高电路运行速度 / 1701.6.3 如何降低电路规模（使用面积） / 1731.6.4 如何优化时序 / 187总结 / 194第2章 FPGA设计与进阶 / 1952.1 FPGA简介 / 1962.1.1 FPGA功能强大的秘密 / 2002.1.2 FPGA具备可编程能力的原因 / 2012.1.3 其他的FPGA内部单元 / 2052.1.4 FPGA的应用方向 / 2052.1.5 FPGA的设计流程 / 2072.1.6 FPGA的层次提升 / 2172.2 FPGA与ASIC的差异 / 2202.3 FPGA的基本构成 / 2212.3.1 FPGA的RAM资源 / 2222.3.2 DSP资源 / 2322.3.3 PLL资源 / 2392.3.4 I/O引脚资源 / 2442.4 FPGA的调试 / 2512.4.1 在线存储器内容编辑工具 / 2512.4.2 内嵌逻辑分析仪 / 2532.4.3 虚拟JTAG / 2602.4.4 LogicLock / 2672.4.5 调试设计的指导原则 / 2682.5 FPGA的设计方法 / 2692.5.1 FPGA的设计规范 / 2702.5.2 FPGA的整体结构设计 / 2702.6 FPGA电路的优化 / 2852.6.1 整体优化原则 / 2872.6.2 FPGA优化举例 / 2882.7 FPGA可综合的概念 / 2902.7.1 可综合与不可综合的归纳 / 2912.7.2 always可综合的概念 / 2922.7.3 有限状态机可综合的概念 / 2932.7.4 可综合模块举例 / 2942.8 FPGA设计的注意事项 / 3012.8.1 外部接口 / 3022.8.2 时钟电路 / 3022.8.3 复位电路 / 3052.8.4 FPGA的设计规则 / 307附录 开发流程与应用环境快速搭建 / 310总结 / 338第3章 通信系统基础部件设计 / 3393.1 通信模型的构架 / 3403.1.1 通信电路的组成结构 / 3403.1.2 常见的算法单元模块 / 3413.2 通信系统的基本算法 / 3423.3 通信系统芯片设计的基本套路 / 3443.3.1 芯片设计的整体流程 / 3453.3.2 需求类别分析 / 3453.3.3 高速通信芯片的实现方案 / 3463.3.4 中速通信芯片的实现方案 / 3473.3.5 低速通信芯片的实现方案 / 3493.3.6 传统终端基带芯片的实现方案 / 3503.4 数字滤波器设计 / 3523.4.1 FIR滤波器的基本概念 / 3523.4.2 FIR滤波器的基本硬件实现 / 3543.4.3 FIR滤波器硬件实现结构概述 / 3573.4.4 基于分布式算法的FIR滤波器 / 3663.4.5 IIR滤波器设计 / 3733.4.6 滤波器设计中的量化问题 / 3763.4.7 数字滤波器的扩展应用——相关 / 3853.5 FFT原理与硬件设计 / 3893.5.1 概述 / 3893.5.2 FFT算法概述 / 3923.5.3 FFT实现面临的问题 / 3963.5.4 FFT硬件实现方案 / 3983.5.5 适用于WLAN发射机的64点FFT设计 / 4043.5.6 适用于WLAN接收机的64点FFT设计 / 4113.5.7 FFT与FIR的关系 / 4143.5.8 离散余弦变换 / 4153.6 CORDIC算法 / 4183.6.1 CORDIC简介 / 4183.6.2 一个求角度反正切的例子 / 4193.6.3 CORDIC算法原理 / 4223.6.4 CORDIC通用算法原理 / 4243.6.5 CORDIC算法的硬件实现结构 / 4263.7 NCO与DDS / 4323.7.1 NCO与DDS简介 / 4323.7.2 NCO设计原理 / 4323.7.3 NCO硬件设计 / 4343.7.4 DDS硬件设计 / 4353.7.5 DDS实现通信调制 / 4373.8 数字信号处理的集成案例1：数字中频 / 4393.8.1 概述 / 4393.8.2 数字下变频 / 4403.8.3 数字上变频 / 4573.8.4 数字上下变频的系统级设计 / 4613.8.5 数字中频的各种设计案例 / 4683.9 数字信号处理的集成案例2：FM收音机 / 4823.9.1 FM收音机原理 / 4833.9.2 FM收音机的解调思路 / 4853.9.3 FM的中频处理 / 4863.9.4 FM单声道收音机的ESL设计 / 4913.9.5 FM立体声收音机的硬件实现 / 493
3.9.6 FM收音机相关的一些话题 / 499附录 数字信号处理算法实现的部分技巧 / 505总结 / 519第4章 通信系统的信道编解码 / 5204.1 通信编解码的基本框架 / 5214.1.1 编码的基础知识 / 5214.1.2 编码的几个基本概念 / 5224.1.3 信道编码间的关系 / 5234.1.4 级联码 / 5234.1.5 逼近容量极限的编码 / 5244.1.6 信道编解码芯片实现的基本套路 / 5254.2 8B/10B编码与译码 / 5254.2.1 8B/10B编码过程 / 5264.2.2 8B/10B解码过程 / 5304.2.3 8B/10B编码与解码的Verilog实现 / 5314.3 有限域的运算基础 / 5344.3.1 有限域的基本概念 / 5354.3.2 有限域多项式的运算规则 / 5364.3.3 GF(2)域的多项式运算 / 5384.3.4 适合硬件实现的有限域运算方法 / 5394.4 CRC冗余校验码简介 / 5474.4.1 CRC算法的基本原理 / 5484.4.2 几个基本概念 / 5494.4.3 CRC算法实现 / 5504.5 RS码 / 5554.5.1 RS的编码算法 / 5564.5.2 RS的译码算法 / 5604.6 BCH码 / 5794.6.1 BCH编码 / 5804.6.2 BCH译码方法简介 / 5824.7 卷积码简介 / 5854.7.1 卷积码的相关概念 / 5854.7.2 卷积码编码通用表述 / 5854.7.3 卷积码的变形以及特殊处理 / 5894.7.4 卷积码的译码原理 / 5904.7.5 Viterbi译码的硬件实现 / 6044.7.6 Viterbi的引申话题 / 6064.8 信道编解码集成案例 / 6094.8.1 编码方案 / 6094.8.2 整体编码流程 / 6104.8.3 硬件方案的整体概述 / 6124.8.4 信道编码 / 6184.8.5 信道解码 / 6264.8.6 芯片实现中的几个关键问题 / 634总结 / 644第5章 通信原理与单载波芯片设计 / 6455.1 通信原理与设计基础 / 6465.1.1 通信系统模型 / 6465.1.2 常见的各种调制方式 / 6475.1.3 通信链路的关键要素 / 6565.1.4 射频模型 / 6625.1.5 调整射频的3个重要手段 / 6745.2 常见的通信解调套路 / 6845.2.1 解调套路概述 / 6845.2.2 解调实现方法 / 6855.2.3 完整通信链路解调实例：数据直播星系统设计 / 6955.3 DVB-S系统概述 / 7085.3.1 DVB-S整体流程介绍 / 7095.3.2 DVB-S系统的数据扰码 / 7095.3.3 DVB-S系统的外编码模块 / 7095.3.4 DVB-S系统的卷积交织 / 7105.3.5 DVB-S系统的卷积编码 / 7125.3.6 DVB-S系统的QPSK调制 / 7125.4 DVB-S信道接收算法原理 / 7135.4.1 QPSK信号数学表示 / 7135.4.2 接收算法的特性需求 / 7145.4.3 QPSK解调总体设计 / 7155.4.4 QPSK解调载波恢复电路 / 7155.4.5 QPSK符号时钟同步电路 / 7235.4.6 QPSK解调辅助电路 / 7285.5 DVB-S信道接收机设计实例 / 7295.5.1 信号命名规范与约定 / 7295.5.2 QPSK数字解调器的整体结构 / 7305.5.3 QPSK内部共用模块的电路设计 / 7315.5.4 载波恢复模块的电路设计 / 7395.5.5 符号同步电路 / 7455.6 DVB-S信道编解码设计实例 / 7505.6.1 信道编解码的整体流程 / 7515.6.2 Viterbi译码 / 7525.6.3 帧同步 / 7605.6.4 解交织 / 7645.6.5 RS译码 / 7655.6.6 解扰及同步 / 772附录A DVB-S系统解调的算法推导 / 773附录B GF(28)RS运算表 / 782附录C 通信解调芯片的简化设计实例 / 786总结 / 788第6章 多载波通信芯片设计 / 7896.1 OFDM设计思想与通用解调过程 / 7906.1.1 OFDM的技术特点 / 7906.1.2 OFDM的基本原理 / 7936.1.3 OFDM的解调套路 / 7936.2 MIMO技术 / 7966.2.1 MIMO系统原理 / 7976.2.2 MIMO中的空时编码 / 7986.2.3 MIMO与OFDM的结合 / 7996.2.4 LTE中的MIMO / 8006.2.5 LTE中MIMO的简单解调套路 / 8016.2.6 超越MIMO：非正交多址 / 8026.3 WiFi的基础知识 / 8046.3.1 802.11系列标准 / 8066.3.2 802.11的几个关键概念 / 8086.3.3 802.11的通信模型 / 8126.4 802.11a发射机设计 / 8146.4.1 802.11a的技术参数概述 / 8146.4.2 802.11a的帧结构 / 8176.4.3 802.11a的发送流程 / 8196.4.4 802.11a发射机的实现原理 / 8206.4.5 802.11a发射机的Matlab实现 / 8326.4.6 802.11a发射机的Verilog实现 / 8366.5 802.11a接收机设计 / 8376.5.1 802.11a接收机的适用范围 / 8376.5.2 802.11a接收机的整体概述 / 8386.5.3 802.11a接收机的算法原理概述 / 8436.5.4 802.11a接收机的模块设计 / 8516.5.5 802.11a接收机中用到的一些查表模块 / 8736.6 802.11b发射机设计 / 8776.6.1 802.11b的帧结构 / 8786.6.2 802.11b发射内容归纳 / 8796.6.3 802.11b的标准发射过程 / 8796.6.4 802.11b发射数据产生 / 8816.6.5 802.11b发射机的硬件详细设计 / 8896.7 802.11b接收机设计 / 8916.7.1 802.11b接收机概述 / 8916.7.2 802.11b接收机的算法原理 / 8916.7.3 802.11b接收机的接收流程 / 8926.7.4 802.11b接收机的信号处理小结 / 9016.7.5 802.11b接收机的实际硬件实现 / 9016.7.6 802.11b接收机的部分通用模块设计 / 9246.8 完整的802.11a/b/g芯片设计案例 / 9276.8.1 802.11a/b/g系统设计 / 9276.8.2 802.11g接收机前端的信号处理模块 / 9316.8.3 802.11g接收机前端的控制处理模块 / 9536.8.4 802.11g发射机前端的信号处理模块 / 9596.8.5 802.11g芯片的一些附加模块 / 9726.9 802.11技术新的发展 / 9736.9.1 802.11系列的发展脉络 / 9736.9.2 802.11n关键技术概述 / 9786.9.3 802.11n的帧格式 / 9816.9.4 802.11ac的物理层 / 9886.9.5 802.11ac的发射机 / 9906.9.6 802.11ac新特性 / 9976.9.7 802.11ah:802.11的物联网标准 / 10016.9.8 802.11的全双工传输技术 / 10076.9.9 802.11n商业芯片示例 / 1011附录A 802.11b接收机的理论基础 / 1012附录B 802.11a/g接收机算法的Matlab代码概述 / 1021总结 / 1031第7章 复杂通信系统设计 / 10327.1 大型通信系统简介 / 10337.1.1 概述 / 10337.1.2 公网系统的演进 / 10337.1.3 大型通信系统的特点 / 10347.2 LTE系统简介 / 10437.2.1 LTE系统构架 / 10447.2.2 LTE物理层 / 10467.2.3 LTE的关键技术 / 10667.2.4 LTE的一些浅显描述 / 10717.3 LTE的物理层过程及关键算法 / 10737.3.1 上行共享信道（PUSCH） / 10737.3.2 上行控制信道（PUCCH） / 10767.3.3 随机接入信道（PRACH） / 10807.3.4 下行共享信道（PDSCH） / 10857.3.5 下行控制信道（PDCCH） / 10877.3.6 下行PBCH / 10947.3.7 PHICH / 10957.3.8 PCFICH / 10967.3.9 SRS过程 / 10977.3.10 上行信道的功率控制 / 10987.3.11 HARQ重传 / 11017.3.12 终端对物理层的处理 / 11057.3.13 基站对物理层的处理 / 11067.3.14 其他算法 / 11097.4 LTE系统开发的简要说明 / 11167.4.1 复杂通信系统的几个基本概念 / 11167.4.2 LTE的软件框架 / 11187.4.3 LTE高层算法 / 11197.4.4 LTE芯片概述 / 11227.5 LTE基站芯片设计 / 11247.5.1 LTE基站基带芯片的需求分析 / 11247.5.2 LTE基站芯片的参考构架 / 11307.5.3 LTE基带芯片的设计参考 / 11367.5.4 基于ESL的LTE基站芯片开发案例 / 11427.6 基于FPGA的LTE基带方案 / 11527.6.1 基站基带模块在LTE系统中的位置 / 11527.6.2 基站基带模块的硬件架构 / 11537.6.3 基带软件到硬件的映射 / 11537.6.4 FPGA功能设计 / 11557.7 LTE典型基站产品的内部结构解析 / 11617.7.1 研究LTE基站产品的目的 / 11617.7.2 基站的内部结构 / 11627.7.3 主板主要器件分析 / 11627.7.4 对基站芯片/FPGA开发的启示 / 11647.8 5G系统展望 / 11657.8.1 5G的愿景 / 11657.8.2 5G整体开发思路 / 11667.8.3 5G网络架构 / 11667.8.4 5G的核心技术 / 1168总结 / 1175缩略语 / 1176参考文献 / 1178