《数字电路分析与设计实验》PPT课件 张德华 浙江大学

 
课件内容： 
认识数字电路 
本次实验是数字电路实验的入门训练。我们从数字电路的基础知识入手，介绍数字电路相关仪器的使用，包括SDZ-2数字实验箱的使用，数字示波器的使用，并进行数字电路实验箱的使用训练和基本门电路的使用训练。 
1.1 数字电路基础知识 
1.2 SDZ-2 数字电路实验箱 
1.3 示波器的使用 
1.4 认识门电路 
EDA设计入门 
本次实验是EDA实验的入门训练。通过学习，掌握EDA的基础知识，学会Quartus Prime 17.1的安装方法，以二输入与非门为例，基于电路图描述法和VHDL语言的描述方法，学习Quartus Prime 17.1的简单使用。 
2.1 EDA基础 
2.2 Quartus Prime 17.1 软件安装和2输入与非门_VDHL简介 
2.3 Quartus Prime 17.1 的简单使用——2输入与非门_VHDL 
2.4 Quartus Prime 17.1 的简单使用——2输入与非门_sch 
组合逻辑电路——全加器 
本次实验训练一位全加器电路的设计和实现。掌握基于集成门电路的组合逻辑电路设计方法，并在试验箱上进行功能验证；掌握运用原理图输入和VHDL语言进行一位全加器的设计，通过仿真进行逻辑功能的验证。同时介绍了FPGA开发板DE10-Lite的使用，并实现一位全加器的下载和功能验证。 
3.1 全加器电路的设计和实现 
3.2 DE10-Lite FPGA开发板使用说明 
3.3 基于DE10-Lite的VHDL实现一位全加器的下载 
EDA（1）——二进制加法器的设计 
本实验完成串行进位的四位二进制串行加法器的EDA设计；以奇偶判断电路为例，介绍模块化设计方法和元件例化的设计方法；介绍基于DE10-Lite的数码管译码和驱动电路设计；结合四位二进制加法器实现采用数码管显示的加法器功能验证。 
4.1 Quartus Prime 17.1 使用——二进制加法器 
4.2 Quartus Prime 17.1的8位数奇偶判断电路VHDL_symbol 
4.3 Quartus Prime 17.1的8位数奇偶判断电路_LPM和元件例化 
4.4基于DE10-Lite的二进制加法器用数码管显示下载 
EDA（2）——计数器的设计 
本实验训练十进制计数器以及N进制计数器的VHDL编程方法，以及基于DE10_Lite的十进制计数器方案实现和功能验证。 
5.1 Quartus Prime 17.1 使用——10进制计数器 
5.2 基于DE10-Lite的10进制计数器下载 
5.3 Quartus Prime 17.1 使用——n进制计数器 
触发器的应用 
本次实验基于触发器的基本理论知识，完成触发器的功能验证，功能转换以及单发脉冲发生器的设计和实现，并分别通过实验和EDA设计实现其功能。 
6.1 触发器功能转换 
6.2 单发脉冲发生器 
6.3 Quartus Prime 17.1 使用——JK触发器及应用 
6.4 Quartus Prime 17.1 使用——单脉冲发生器 
时序逻辑电路的设计 
本次实验训练用集成触发器设计同步时序逻辑电路的方法。基于十进制计数器以及三相步进电机的时序逻辑电路设计实验。并且训练在Quartus Prime 17.1中通过状态描述实现计数和脉冲分配器功能的方法。 
7.1同步时序逻辑电路的设计——10进制计数器 
7.2同步时序逻辑电路的设计——三相步进电机 
7.3状态描述实现计数和脉冲分配器 
中规模集成计数器 
本次实验训练单片中规模集成计数器的设计和应用。以74LS161为基本芯片，构成十进制加法计数器、双模计数器以及双向计数器并进行功能验证；研究用FPGA完成单片计数器设计的方法。 
8.1 74LS161构成10进制计数器 
8.2 中规模集成计数器应用——双模计数器 
8.3 中规模集成计数器应用——双向计数器 
数字钟 
本次实验训用中规模集成计数器搭建大容量计数器的方法，以基于时、分、秒计数器的数字钟的设计为例，进行大容量计数器的设计训练。 
9.1数字钟的构成 
9.2数字钟的设计和实现 
9.3 脉冲分配器和数字钟的VHDL参考实现 
数字系统进阶 
本次实验是数字电路设计的进阶训练，以步进电机控制器的FPGA设计为例，训练数字系统的EDA综合设计方法 
10.1 步进电机控制器的FPGA程序设计