数字电路与逻辑设计
出版时间： 2015年版
内容简介
本书主要介绍数字电路的基本分析方法和设计方法，以及用可编程逻辑器件设计电路的软件平台和硬件描述语言设计方法。主要内容包括数制和码制、逻辑代数基础、逻辑门电路、组合逻辑电路分析与设计、中规模组合逻辑器件应用、触发器、时序逻辑电路的分析与设计、常用时序集成器件、555定时器及多谐振荡器、半导体存储器件和可编程器件、硬件描述语言数模和模数转换。本书编写语言简练，由浅入深；章节顺序安排合理，大量设计实例可供参考，利于教学和自学。本书可供高等学校电子信息类各专业作为教材使用，也可供相关的工程技术人员作为参考书使用。
目 录第1章 数制与码制 1
1.1 概述 1
1.2 几种常用的数制 2
1.2.1 十进制 2
1.2.2 二进制 2
1.2.3 八进制 3
1.2.4 十六进制 3
1.3 不同进制间的转换 4
1.3.1 二进制数转换十进制数 4
1.3.2 十进制数转换二进制数 4
1.3.3 八进制、十六进制与二进制
相互转换 5
1.4 二进制算数运算 5
1.4.1 二进制算术运算的特点 5
1.4.2 原码、反码、补码和补码
运算 7
1.5 几种常用的编码 8
1.5.1 二—十进制编码 8
1.5.2 可靠性编码 9
1.5.3 字符代码 11
本章小结 13
习题 13
第2章 逻辑代数基础 15
2.1 逻辑代数中的三种基本运算 15
2.1.1 逻辑代数中的问题 15
2.1.2 基本逻辑运算 15
2.1.3 几种常用的逻辑运算 16
2.2 逻辑代数基本定律和常用公式 18
2.2.1 基本定律 18
2.2.2 常用公式 19
2.3 逻辑代数中的基本规则 20
2.3.1 代入规则 20
2.3.2 反演规则 20
2.3.3 对偶规则 21
2.4 逻辑函数及其表示方法 22
2.4.1 逻辑函数的概念 22
2.4.2 逻辑函数的表示方法 22
2.4.3 三种表示方法之间的转换 24
2.4.4 逻辑函数的标准形式 26
2.5 逻辑函数的表达式形式及
其转化 29
2.6 逻辑函数的化简 31
2.6.1 公式化简法 31
2.6.2 卡诺图化简法 33
2.7 具有无关项的逻辑函数及
其化简 37
2.7.1 约束项、任意项和逻辑
函数式中的无关项 37
本章小结 38
习题 39
第3章 门电路 43
3.1 概述 43
3.2 半导体管的开关特性 43
3.2.1 晶体二极管开关特性 43
3.2.2 晶体三极管开关特性 44
3.2.3 MOS管开关特性 45
3.3 分立元件逻辑门电路 47
3.3.1 与门电路 47
3.3.2 或门电路 47
3.3.3 非门电路 48
3.3.4与非门电路 49
3.3.5 或非门电路 49
3.4 TTL门电路 50
3.4.1 TTL反相器电路结构及
工作原理 50
3.4.2 TTL的反相器电气特性 51
3.4.3 其他类型的TTL门电路 56
3.4.4 TTL电路的改进系列 62
3.4.5 ECL和I2L 63
3.5 CMOS门电路 64
3.5.1 PMOS和NMOS电路 64
3.5.2 CMOS反相器电路结构及
工作原理 64
3.5.3 CMOS的反相器电气特性 66
3.5.4 其他类型的CMOS门电路 69
3.5.5 BiCMOS电路 73
3.5.6 CMOS逻辑门电路
技术参数 73
3.6 数字集成电路的正确使用 74
3.6.1 TTL电路的正确使用 74
3.6.2 CMOS电路的正确使用 75
3.7 TTL电路与CMOS电路的
接口 75
3.8 门电路带负载时的接口电路 77
3.8.1 用门电路直接驱动
显示器件 77
3.8.2 机电性负载接口 77
本章小结 78
习题 78
第4章 组合逻辑电路 85
4.1 概述 85
4.2 组合逻辑电路的分析 85
4.3 常用的组合逻辑器件 87
4.3.1 编码器 87
4.3.2 译码器 91
4.3.3 数据选择器 97
4.3.4 加法器 99
4.3.5 数值比较器 104
4.4 组合逻辑电路的设计方法 106
4.4.1 组合逻辑电路的设计方法 106
4.4.2 用SSI设计组合逻辑电路 107
4.4.3 用MSI设计组合逻辑电路 111
4.5 组合逻辑电路中的竞争冒险 113
本章小结 115
习题 116
第5章 触发器 121
5.1 概述 121
5.2 基本触发器 121
5.2.1 与非门组成的基本SR
触发器 121
5.2.2 或非门组成的基本SR
触发器 123
5.3 钟控电平触发器 124
5.3.1 电平触发SR触发器 124
5.3.2 电平触发D触发器 126
5.3.3 电平触发JK触发器 127
5.3.4 电平触发T触发器 129
5.3.5 电平触发器的空翻现象 130
5.4 主从触发器 130
5.4.1 主从SR触发器 130
5.4.2 主从JK触发器 132
5.5 边沿触发器 134
5.5.1 边沿D触发器 134
5.5.2 对称型维持阻塞型SR
触发器 135
5.6 触发器的动态特性 136
5.6.1 基本SR触发器（或称
锁存器） 136
5.6.2 同步电平触发SR触发器的
动态特性 137
5.6.3 主从触发器的动态特性 137
5.6.4 维持阻塞触发器的动态
特性 139
本章小结 141
习题 141
第6章 时序逻辑电路 148
6.1 概述 148
6.1.1 时序逻辑电路的结构 148
6.1.2 描述时序电路逻辑功能的
函数 148
6.1.3 时序电路的分类 149
6.2 时序电路的分析方法 149
6.2.1 同步时序逻辑电路的
分析方法 149
6.2.2 异步时序逻辑电路的
分析举例 152
6.3 常用时序逻辑电路及应用 153
6.3.1 寄存器与移位寄存器 153
6.3.2 计数器 157
6.3.3 常用时序逻辑电路的
应用 173
6.4 时序逻辑电路的设计方法 183
6.4.1 同步时序逻辑电路的
设计方法 183
6.4.2 时序逻辑电路的自启动
设计 190
6.5 异步时序逻辑电路的
设计方法 192
本章小结 195
习题 195
第7章 大规模集成电路 202
7.1 概述 202
7.2 只读存储器ROM 202
7.2.1 ROM的结构和工作原理 203
7.2.2 ROM的分类 204
7.2.3 ROM的应用 206
7.3 随机存储器RAM 207
7.3.1 RAM的结构和原理 207
7.3.2 RAM的存储单元 207
7.3.3 集成RAM 208
7.4 可编程逻辑器件概述 209
7.4.1 可编程逻辑器件的发展 209
7.4.2 可编程逻辑器件的分类 210
7.4.3 实现可编程的基本方法 210
7.5 简单的可编程逻辑器件 214
7.5.1 简单可编程逻辑器件的
阵列结构特点 214
7.5.2通用阵列逻辑器件GAL
结构 216
7.6 复杂的可编程逻辑器件CPLD 218
7.7 现场可编程门阵列FPGA 221
7.7.1 FPGA性能及基本结构 221
7.7.2 嵌入式阵列（EAB）和
逻辑阵列块（LAB） 223
7.7.3 逻辑单元（LE）、快速通道
互连及I/O单元（IOE） 225
7.8 CPLD和FPGA的编程与
配置 228
7.9 数字小系统的设计及实现 230
7.9.1 数字系统的6个设计层次 230
7.9.2 应用FPGA/CPLD的EDA
开发流程 231
本章小结 233
习题 233
第8章 硬件描述语言简介 236
8.1 硬件描述语言（HDL）概述 236
8.2 Verilog HDL硬件描述语言程序
基本结构 236
8.2.1 Verilog语言程序的模块 237
8.2.2 逻辑功能的几种基本
描述方法 238
8.3 Verilog HDL语言要素 239
8.3.1 标识符 240
8.3.2 关键字 240
8.3.3 格式 240
8.3.4 注释 240
8.3.5 数字与字符串 240
8.3.6 数据类型 241
8.3.7 参数 242
8.3.8 运算符及表达式 243
8.4 Verilog HDL语句 245
8.4.1 赋值语句 245
8.4.2 条件语句 246
8.4.3 循环语句 247
8.4.4 过程语句 247
8.5 系统任务和系统函数 248
8.5.1 任务（task） 248
8.5.2 函数（function） 248
8.6 用Verilog HDL描述
逻辑电路的实例 249
本章小结 253
习题 253
第9章 数模与模数转换器 255
9.1 概述 255
9.2 D/A转换器 255
9.2.1 权电阻网络D/A转换器 256
9.2.2 倒T型电阻网络D/A
转换器 257
9.2.3 权电流型D/A转换器 259
9.2.4 集成D/A转换器
A/D7524 261
9.2.5 D/A转换器的转换精度与
转换速度 263
9.3 A/D转换器 264
